在用於個人電腦和高性能伺服器的尖端半導體開發方面，三維（3D）堆疊技術的重要性正在提高。在通過縮小電路線寬提高整合度的「微細化」速度放緩的背景下，3D技術將承擔半導體持續提高性能的作用。台積電（TSMC）、英特爾等半導體大型企業以及日本的設備和材料廠商等正在競相展開技術開發。

   

  

      臨時存儲容量增至3倍

 

      1月，美國超微半導體公司（AMD）在世界最大的電子産品消費展「CES」上推出的個人電腦CPU（中央處理器）受到半導體行業的關注，「我們非常興奮能為大家提供配備3D技術的産品」。

 

      特徵在於其結構。通常是在相同矽基板上實現的運算和臨時存儲功能，但AMD的産品是由2枚不同的晶片分別承擔功能，在1個封裝內縱向疊加。這樣一來，臨時存儲的容量提高到通常的3倍，遊戲晶片的處理性能比此前産品提高了15％。AMD計劃將3D技術應用於伺服器CPU。

 

AMD在個人電腦CPU等産品上採用了3D技術

  

      在過去約50年裏，半導體性能提高的主角是在1個矽基板上嵌入大量微小電路的微細化。根據性能在18個月～2年內提高2倍的「摩爾定律」，微細化技術持續發展。英特爾1971年發佈的首款CPU的元件數僅有約2300個，蘋果最新發佈的「M1」晶片元件數達到160億個，增至約700萬倍。但是，進入2010年代後，線寬接近原子的尺寸，微細化的速度開始放緩。

 

      在此情況下，受到關注的是將多枚晶片縱向堆疊的3D以及橫向排列連接的技術。通過不同的矽基板實現各種功能，像積木玩具一樣組合起來，完全像1枚晶片在運作。可以不依賴微細化提高半導體的功能。

 

      3月8日，蘋果發佈了個人電腦最高端晶片「M1 Ultra」，將橫向排列的2枚晶片相互連接，配備了1140億個元件。

 

      根據用途可以組合出各種功能。人工智慧（AI）半導體初創企業英國Graphcore於3月3日發佈了採用3D技術的伺服器晶片。將AI處理和電源供給的晶片堆疊，使之高效協作，與此前的AI半導體相比處理性能最多提高了40％，電力效率提高16％。

 

      Graphcore放棄將微小晶片疊加起來的方法，而是採用了將2枚矽基板縱向堆疊之後切割為晶片尺寸的最新製造方式。首席技術官（CTO）西蒙·諾爾斯（Simon Knowles）表示通過這種方式，「實現了10倍的連接密度」。已在美國能源部的研究所被用於網路安全等研究。

 

      從AMD、蘋果和Graphcore承攬製造訂單的是台積電。在微細化技術方面走在世界前列的台積電還將致力於3D半導體的技術開發。

 

      散熱等方面存在課題

 

      台積電在茨城縣筑波市設置後製程的研發據點，與日本設備和材料廠商展開合作，都是相關戰略的一環。因為要製造不同於傳統結構的3D半導體，日本企業具有優勢的後製程技術日趨重要。

 

      不僅是台積電。2021年12月，英特爾高管在東京舉辦的半導體展會上也呼籲其他企業：「通過合作加快實現發展藍圖」。

 

      半導體設備製造商日本東和（TOWA）向比利時微電子研究中心（imec）提供封裝設備，正在推進3D封裝的聯合開發。

 

      要製造3D半導體，需要在製造設備和原材料領域出現新的技術創新。關鍵的重要零部件之一是用於多枚晶片連接的「轉接板」。目前，存在如何提高連接速度、改善散熱性和成本削減等課題。

 

      市場規模達到6萬億日元

 

      2021年11月，大日本印刷發佈了被稱為「RDL」的轉接板新技術，量産效率超過了此前的矽製轉接板。據介紹，在此前技術中難以實現的2微米線寬以下的佈線變為可能。為了到2024年實現量産，12家日本企業組建的聯盟正在推進開發。

   

   

      在轉接板上佈線之際，要採用特殊的光刻設備，需要與通常光刻設備不同的特性，在尖端封裝領域，佳能掌握著市佔率的大部分。從用於尖端封裝的再佈線層等的光刻膠來看，JSR和東京應化工業這2家日本企業掌握全球份額的6成以上。

 

      法國調查公司Yole預測稱，包括3D等技術在內的尖端半導體封裝的2026年市場規模將增至2021年的1.5倍，達到519億美元。隨著技術創新，半導體領域將誕生新的火車頭，相關市場也有望擴大。

 

   

      標準化組織確保相容性，推動新合作

 

      半導體3D化的優點不僅限於持續提高性能。新形式的分工和合作或將取得進展。

 

      尖端半導體的製造成本隨著技術的升級，正在滾雪球般膨脹。如果採用多枚晶片分擔功能的3D技術，「核心部分的晶片採用尖端進程，而周邊部分採用非尖端技術，有可能降低製造成本」，行業相關人士表示。

 

      將來，設想將不同公司設計和製造的晶片納入相同的封裝，作為1個産品使之發揮功能。英特爾、台積電和三星電子等半導體巨頭於3月2日成立了晶片互連的標準化組織。谷歌、微軟和Meta等美國IT企業也加入了組織。

 

      索尼集團在主力的圖像感測器上最先開始採用3D技術。有分析師指出，索尼在獲取光像素和邏輯晶片的堆疊上採用銅的自主佈線技術，「這是與（在熊本縣合資建廠的）台積電合作上的關鍵技術」。

 

      如果將各種晶片結合起來的3D技術得到普及，專注於設計的無廠半導體廠商之間、以及與後製程代工企業等的合作將提高重要性。以3D半導體的開發和製造技術為核心，半導體廠商的行業勢力版圖有可能發生改變。

 

      日本經濟新聞（中文版：日經中文網）龍元秀明 佐藤雅哉

 

版權聲明：日本經濟新聞社版權所有，未經授權不得轉載或部分複製，違者必究。