關於繪製尖端半導體的電路不可或缺的「光刻技術」，日本企業出現了實現逆襲的希望。鎧俠 (KIOXIA）、佳能和大日本印刷最早將在2025年使如同蓋章一樣形成電路的「奈米壓印」實現實用化。通過省去一部分工序，預計使設備投資最多減少數百億日元，相關工序的製造成本最多減少4成。在光刻領域不斷被奪走份額的日本企業有望重新提升存在感。

      

 

       日企拿出了推向實用化的時間表

      自2017年起，3家日本企業就在鎧俠的四日市工廠（三重縣四日市市）啟動了奈米壓印的試製設備的運作。最近，在技術層面拿出了推向實用化的時間表。鎧俠的製程技術開發第二部的部長河野拓也表示「技術的基本課題已解決，已開始討論以量産為前提的運用方法」。

  

      關於在屬於半導體基礎的矽晶圓上印製電路的光刻工序，通常情況下要透過形成電路設計圖的原版（掩膜）用光照射晶圓，以轉印二維的電路圖案。在印製複雜的電路之際，需利用各種掩膜多次進行轉印，逐步形成所需的形狀。

  

鎧俠力爭在自身的生産線引進（奈米壓印的試製設備投入運作的四日市工廠）

  

      一方面，奈米壓印則是將形成三維結構的掩膜壓在晶圓上被稱為液體樹脂的感光材料上，同時照射光線，一次性完成結構的轉印。這種方式還容易應對使存儲元件立體堆疊的複雜結構、用於數據存儲的NAND記憶卡等。現階段支援的線寬為15奈米（奈米為10億分之1米），但3家企業力爭今後進一步推進微細化。

  

      針對奈米壓印，涉足半導體製造設備的佳能設想用於暫時保存數據的DRAM、個人電腦CPU（中央處理器）等負責運算的邏輯半導體。計劃廣泛向半導體廠商推廣。將來還有望應用於智慧手機CPU等的尖端半導體。

 

      鎧俠則力爭在自身的記憶卡生産線引進奈米壓印。將來，在新涉足比15奈米更加微細的半導體之際，有可能充分加以利用。

   

 

      日本以外的半導體廠商也在關注奈米壓印。由於需要設備和原材料等廣泛技術，日本暫時走在前面，如果實現實用化，將是世界首次。

      製造成本降低4成，耗電量降低9成

      目前，線寬微細的尖端半導體在光刻工序中採用被稱為「極紫外（EUV）」技術的設備，全球只有荷蘭ASML生産這種設備。該設備1台被認為需要約200億日元左右，還需要專用的測試設備和耗費大量電力。如果引進奈米壓印，部分昂貴設備可以省去，在大規模工廠，有望以數百億日元規模減少設備投資額。

     

      美國英特爾今年3月宣佈在美國亞利桑那州投入200億美元建設工廠。世界最大半導體代工廠商台積電（TSMC）也計劃投入120億美元，在該州建設工廠。對半導體大企業來説，以萬億日元為單位的鉅額設備投資成為瓶頸。

  

      奈米壓印能省掉成本巨大的光刻工序的一部分，與極紫外光刻相比，能將該工序的製造成本降低4成，耗電量降低9成。

 

      在電價高於其他國家的日本以及電力短缺嚴重的國家和地區較容易引進，還能同時滿足推進二氧化碳減排的半導體企業的需求。眼下，投資者等要求削減製造階段二氧化碳排放量的呼聲正在加強。

    

      2020年下半年浮出水面的全球半導體短缺目前進一步加劇，半導體廠商推進增産的投資意願正在提高。目前短缺的半導體大部分能利用奈米壓印，在廣泛半導體的生産方面值得期待。

   

    

      不過，全面普及也面臨課題。其一是微小垃圾的影響。奈米壓印是將掩膜直接壓在晶圓上，垃圾附著導致的殘次品的發生率也將隨之提高。為了減少製造時垃圾的發生，有必要攜手設備和原材料廠商，推進改良。

 

      或成日本企業實現逆襲的一步

 

      新建尖端半導體的工廠，需要數千～1萬億日元規模的投資。如果能減少數百億日元的設備投資和製造時的運作成本的奈米壓印得到實用化，對於在資金實力和成本競爭力上落後於世界領先企業的日本半導體産業來説，有可能成為實現逆襲的一步。

   

 

      在半導體的世界市場，日本企業目前的份額在1成以下。以運算用半導體為例，線寬在40奈米以下的産品基本委託台積電等海外廠商代工。正如日本舉政府與企業之力吸引台積電在熊本縣新建工廠一樣，具有投資能力的僅為一部分企業。

     

      美國半導體産業協會（SIA）匯總的調查顯示，從運營記憶體工廠的成本來看，中國大陸和南韓等，與日本和美國之間存在2～4成的差異。這是因為政府的補貼和優惠政策充實，同時電力和人工費也比日本等更為低廉。奈米壓印將有助於提升競爭力。

 

      在製造設備領域，日本企業掌握全球約3成份額，但用於線寬10奈米以下的極紫外設備被ASML壟斷。奈米壓印具備開闢新天地的可能性。

 

      大日本印刷的負責人表示「終於有了技術上的眉目，來自半導體廠商的洽詢正在增加」。雖然實用化仍面臨課題，但各界對源自日本的製造技術的期待很高。

 

      日本經濟新聞（中文版：日經中文網）佐藤雅哉

 

      奈米壓印：是指在屬於半導體基礎的矽晶圓表面塗佈感光樹脂、壓上帶有凹凸的原版（掩膜）、轉印電子電路圖案的半導體製造技術。只要預先在掩膜上製作成為範本的電路形狀，即使是複雜結構也能一次性形成。這比此前的光刻技術更為省電，還具有能壓縮製造時的運作成本和設備投資的優勢。

 

      另一方面，與目前的半導體製造方法相比，存在生産效率下降的風險。存在的課題是，由於晶圓和掩膜直接接觸，容易出現電路上混入細小垃圾和灰塵等的殘次品，要實現實用化，仍必須進行製造技術和運用方面的改良。

    

版權聲明：日本經濟新聞社版權所有，未經授權不得轉載或部分複製，違者必究。