佳能推出了半導體製造工序中在晶圓上繪製電路裝置的新産品。該裝置使用被稱為「Nano-imprint（奈米壓印）」的新技術，能夠以低成本、低能耗來製造智慧手機和數據中心等所需要的最尖端半導體。

 

      在晶圓上繪製電路時，一般採用被稱為曝光裝置的基於光技術的設備。Nano-imprint與以往的曝光工藝不同，採用像蓋章一樣繪製電路的方式，由於生産工藝簡單，可以減少設備投資額。

 

佳能推出的奈米壓印技術的半導體製造新裝置

 

      為了向市場投放新裝置，曝光裝置生産企業佳能2014年就開始進行持續研發。與鎧俠（Kioxia）和大日本印刷合作，以實現實用化為目標，進行了大力開發。

 

      半導體要提高性能，需要製作出更微細的線寬。新裝置可以製造尖端半導體「5奈米産品」。目前，要量産幾奈米（1奈米是十億分之一米）以上電路的半導體，必須使用荷蘭阿斯麥（ASML）壟斷的採用「極紫外光（EUV）」技術的裝置。但這種裝置存在的課題是價格昂貴、耗電量大。

 

      據稱，由於Nano-imprint不使用光，因此耗電量小，還能夠減排二氧化碳。據説已經有多家半導體廠商在考慮引入該裝置。佳能表示「希望在客戶的量産線上切實提高良品率，將進一步改進裝置」。

   

 

版權聲明：日本經濟新聞社版權所有，未經授權不得轉載或部分複製，違者必究。