NIKKEI——日本經濟新聞中文版

       關於繪製尖端半導體的電路不可或缺的“光刻技術”，日本企業出現了實現逆襲的希望。鎧俠 (KIOXIA）、佳能和大日本印刷最早將在2025年使如同蓋章一樣形成電路的“奈米壓印”實現實用化。通過省去一部分工序，預計使設備投資最多減少數百億日元，相關工序的製造成本最多減少4成。在光刻領域不斷被奪走份額的日本企業有望重新提升存在感。

       日企拿出了推向實用化的時間表

      自2017年起，3家日本企業就在鎧俠的四日市工廠（三重縣四日市市）啟動了奈米壓印的試製設備的運作。最近，在技術層面拿出了推向實用化的時間表。鎧俠的製程技術開發第二部的部長河野拓也表示“技術的基本課題已解決，已開始討論以量産為前提的運用方法”。

      關於在屬於半導體基礎的硅晶圓上印製電路的光刻工序，通常情況下要透過形成電路設計圖的原版（掩膜）用光照射晶圓，以轉印二維的電路圖案。在印製複雜的電路之際，需利用各種掩膜多次進行轉印，逐步形成所需的形狀。

鎧俠力爭在自身的生産線引進（奈米壓印的試製設備投入運作的四日市工廠）

      一方面，奈米壓印則是將形成三維結構的掩膜壓在晶圓上被稱為液體樹脂的感光材料上，同時照射光線，一次性完成結構的轉印。這種方式還容易應對使存儲元件立體堆疊的複雜結構、用於數據存儲的NAND快閃記憶體等。現階段支援的線寬為15奈米（奈米為10億分之1米），但3家企業力爭今後進一步推進微細化。

      針對奈米壓印，涉足半導體製造設備的佳能設想用於暫時保存數據的DRAM、個人電腦CPU（中央處理器）等負責運算的邏輯半導體。計劃廣泛向半導體廠商推廣。將來還有望應用於智慧手機CPU等的尖端半導體。