日本東京工業大學及AOI Electronics等的研究團隊開發出了連接功能不同的多個半導體晶片、使其像一個晶片一樣工作的關鍵技術。可以提高晶片的整合密度和電氣特性，並且改善成品率。在半導體微細化迎來極限的背景下，該技術有望成為提高半導體性能的方法。

  

利用開發的芯粒整合化技術試製的樣品

  

      半導體長年按照大約2年性能翻倍的「摩爾法則」進化。其原動力是減小電晶體等的尺寸，以提高整合度的微細化技術。

 

      這種微細化的極限正在顯現。美國蘋果9月推出的「iPhone 14」採用了4奈米晶片。能夠製造最尖端半導體的在世界上只有台積電（TSMC）、南韓三星電子等為數不多的企業。

 

      在這種背景下，作為新核心技術備受關注的是「芯粒」整合化技術。該技術不是將半導體的構成電路全部整合到一個晶片上，而是將各要素作為小晶片（芯粒）單獨製造之後組合在一起。將芯粒用電連接起來，使其像一個大晶片一樣工作。

 

      如果採用這種方法，圖像處理等需要高運算能力的電路可以採用最尖端技術製造，輸入輸出電路等可以使用傳統技術。與依賴微細化的傳統方法相比，在成品率和成本上更佔優勢。

 

      研究團隊開發出了比原來更簡單的構成連接芯粒的技術。用模壓樹脂封裝連接芯粒的矽橋（高密度佈線晶片）和多個芯粒。芯粒與矽橋用叫做微柱的微小金屬柱連接。並且，用貫通模壓樹脂的稍大的金屬柱（高柱）將芯粒集合體與外部連接。

 

      過去，芯粒之間的連接大多使用被稱為「仲介層（Interposer）」的中間基板。仲介層的主流是矽基板，但這種基板在電氣特性、定位精度、成本等方面存在問題。

 

      此次的技術優勢在於能以最小限度的元素實現芯粒之間或者芯粒與外部的連接。可以輕鬆提高芯粒的整合密度，或者改善電氣特性，而且容易進行連接的定位。另一個優點是能夠提高使芯粒與外部實現電氣連接的佈線的高頻特性和散熱性能。

 

      今後將以實用化為目標努力解決相關課題，包括提高芯粒的整合規模，驗證可靠性等。主導這項研究的東京工業大學特任教授栗田洋一郎表示：「首先將在日本確立技術，還打算向海外推廣」。

 

  

      為了將這種構想具體化，10月以東京工業大學、大阪大學、東北大學為中心，成立了約有30家企業加入的「芯粒整合平臺聯盟」。除了生産半導體和電子零部件的AOI Electronics之外，住友電氣工業等企業也加入。聯盟將凝聚企業和學校的力量，共同開發芯粒整合化技術。

 

      從全世界的相關動向來看，3月，包括英特爾、台積電、高通等半導體企業以及谷歌、微軟等IT巨頭在內的10家企業就芯粒相關技術展開了合作。公開了通用芯粒互聯標準「UCIe」，還成立了旨在實現標準化和構建生態系統的聯盟。雖然世界各國在該領域展開了激烈競爭，但栗田洋一郎指出：「日本的優勢在於半導體材料和製造設備，這些都可以在芯粒技術中發揮作用。對於日本半導體行業來説，芯粒的普及是一個機會」。

 

      日本經濟新聞（中文版：日經中文網）松元則雄

 

版權聲明：日本經濟新聞社版權所有，未經授權不得轉載或部分複製，違者必究。