NIKKEI——日本經濟新聞中文版

　　日本半導體廠商正在競相開發可大幅減少智慧手機和伺服器等産品耗電量的半導體技術。東芝製作出了將半導體嵌入CPU（中央處理器）的省電記憶體“磁性隨機記憶體（MRAM）”。日立製作所通過改變記憶體的使用方法，開發出了在一定範圍內容忍出現信號誤差的方法。兩種方法均可節省約20%耗電量。很多使用者對智慧手機充滿電後都用不上1天感到不滿。如果省電技術得以普及，IT設備的易用性將得到改善。

　　CPU的耗電量佔智慧手機耗電量的約1/3。在CPU內部，用於存儲數據的“靜態隨機存取記憶體（SRAM）”的耗電量較大。

　　東芝開發出了比SRAM省電的新一代半導體MRAM。MRAM具有即使切斷電源也能保持記錄的特性，由通過磁力來記憶信號的元件和放大微弱信號的電路構成。東芝通過使電路靠近元件來提高處理速度，實現了毫不遜色于SRAM的性能。

　　東芝表示，如果推向實用化將“有望使智慧手機的耗電量減少20%”。以電源待機時間為10小時的智慧手機為例，其待機時間將增加到12小時。

　　預計MRAM作為主力記憶體將替代一般的“動態隨機記憶體(DRAM)”。此次東芝還為MRAM替代SRAM開闢了道路。東芝計劃2015財年（截至16年3月）之前開發出嵌入新型MRAM的CPU，力爭實現商業化。

　　日立製作所面向伺服器等産品開發出了在利用SRAM的同時還能省電的技術。SRAM方面，雖然可實現省電和高速化的電路細微化技術取得了發展，但是達到一定程度後很容易出現信號誤差，導致SRAM的性能出現下降。過去通過施加高電壓將信號誤差幾乎控制為零，不過該技術會影響省電效果。

　　日立轉變了一直以來的思考方式，容忍可忽略的誤差發生，開發出了可抑制SRMA驅動電源的設計方法。與系統控制有關的重要處理方面，通過軟體來維持驅動電壓，計算處理則根據事先設定的誤差率來下調電壓。

　　據稱採用該方法電腦也能正常工作。預計還可以用於圖像處理等。在模擬試驗中，容忍5%的誤差率的情況下，可將耗電量削減20%左右。

　　據稱這一誤差率在人觀看圖像時感覺不到圖像出現劣化的範圍內。日立計劃20年將該方法推向實用，這將有助於資訊社會的基礎設施數據中心的節能化。

　　另一方面，由富士通和三菱電機等10家廠商組成的的超低電壓裝置技術研究聯盟開發出了面向構成MRAM的記憶元件的微細加工技術。具體來説，首先製作出直徑為35奈米（1奈米為10億分之1米）的圓形元件，之後使元件周圍氧化，將元件工作部分直徑縮小至20奈米。

　　儘管微細化對實現省電有效，但是加工起來十分困難。據稱相比一開始就將元件加工為直徑20奈米，新技術的精確度更高、成本也更低。加入研究聯盟的各廠商計劃為高性能MRAM的實用化做出貢獻。
版權聲明：日本經濟新聞社版權所有，未經授權不得轉載或部分複製，違者必究。