NIKKEI——日本經濟新聞中文版

英特爾展示了以UCIe標準連接的晶片的試製品（照片：英特爾）

       在半導體微細化帶來的性能提高籠罩陰影的情況下，作為替代技術而備受關注的技術是「芯粒（Chiplet）」。準確地説，芯粒是指按功能進行分割的較小的晶片。在今後的尖端半導體領域，把製程代際和功能不同的芯粒像積木一樣組合起來、像一個晶片那樣使用的技術將變得重要。

「芯粒」的概要（來源：日經XTECH）

        近年來，在製程的微細化方面，除了技術壁壘越來越高之外，設備投資也日漸龐大。這使得世界上只有少數幾家企業能夠參與競爭。在這種背景下，代替微細化、提升半導體性能的新技術受到期待。芯粒就是其中之一。通過製造芯粒，只有需要較高處理能力的部分用最先進的製程製造，而輸入輸出等性能要求不高的部分用可靠性高的老製程來製造，這將變為可能。

        像這樣將多個芯粒組合在一起的技術被稱為「芯粒整合」，如果以更高層次的視角理解，則稱為「異構整合（Heterogeneous integration,HI）」。在美國半導體研究聯盟（Semiconductor Research Corporation，SRC）2023年10月發表的替代微細化的新發展藍圖「Microelectronics and Advanced Packaging Technologies（MAPT） Roadmap」中，異構整合被認為將引領今後的半導體技術發展。

       日本企業迎良機

       芯粒的趨勢正在席捲整個半導體供應鏈。其象徵是2022年宣佈成立的推進芯粒之間連接標準化的團體「Universal Chiplet Interconnect Express（UCIe，通用芯粒互連技術）」的創始成員。包括代工廠商、IDM（垂直整合製造商）、大型無廠企業、OSAT（後製程企業）、智慧財産權（IP）供應商等廣泛業態的半導體企業。具體來説，包括台灣日月光投資控股（ASE）、美國Advanced Micro Devices（AMD）、英國ARM、美國Intel（英特爾）、美國Qualcomm（高通）、南韓Sumsung Electronics（三星電子）、台灣積體電路製造（TSMC、台積電）等企業。不僅是半導體行業，作為半導體使用者的Google Cloud（谷歌雲）、Meta Platforms和微軟等美國IT巨頭也參與其中。

        芯粒的興起對日本企業來説也是好機會。芯粒整合屬於被稱為半導體製造「後製程」的領域。後製程與在晶圓上形成電路圖案的「前製程」相對，是切割電路形成後的晶圓、通過配線和樹脂封裝等使晶片達到可安裝在印刷基板上的狀態。一些專家認為，為了實現芯粒的整合，後製程也會大量使用前製程的技術，因此會産生被稱為「中工序」的工序。

         日本有很多在後製程的製造設備和原材料方面引領世界的企業。例如，迪思科在切割晶圓的切割設備領域擁有壓倒性的份額。而在後製程材料方面，Resonac是全球銷售額第一。在歐洲半導體研究機構imec長期從事研究的日本橫濱國立大學研究所工學研究院系統的創生部門準教授井上史大結合自己在imec的經驗,表示「在半導體領域，提到日本就會想到製造設備和材料」。實際上，台積電和三星電子等海外大企業為了在日本獲得芯粒技術而設有研發基地。

        課題是兼顧成本與性能

        芯粒面臨的挑戰主要是性能和成本之間的平衡。目前，在圖像（視頻）處理、人工智慧（AI）、數據中心用高性能計算（HPC）等不計成本的領域，運用芯粒的例子很多。

        例如，芯粒的連接可以採用將晶片並排放置在矽（Si）制佈線用晶片「仲介層（Interposer）」上的方法。但是，矽仲介層非常昂貴。因此，業界正在研究使用有機材料仲介層、被稱為Bridge的更小晶片、用銅和絕緣層製造的RDL（重佈線層）等方法。

        另一個挑戰則是晶片之間的連接。目前使用的是焊錫，但在使用焊錫的情況下，很難實現可放置的電極間距的微小化。在此背景下，不使用焊錫的混合鍵合（Hybrid Bonding）等方式被提出。

        使用不同材料時，因熱膨脹係數的差異和封裝的大型化而産生的翹曲也成為課題。此外，在進行三維方向上堆疊晶片的「三維（3D）封裝」時，由於其他晶片覆蓋在發熱的晶片之上，散熱變得困難。一家從事半導體後製程用零部件的企業的業務負責人表示，「最終，良品率將成為最重要因素」。

        松元則雄 日經XTECH

資料來源：日經XTECH

https://xtech.nikkei.com/atcl/nxt/column/18/00001/08624/

了解更多日經BP資訊，請掃描二維碼關注