NIKKEI——日本經濟新聞中文版

　　日本東京大學最近與愛德萬測試（ADVANTEST）啟動了設計尖端半導體的聯合研究。計劃設計電路寬度在7奈米以下的半導體，委託台積電（TSMC）代工。企業與大學展開合作，確立尖端半導體的設計技術，力爭實現實用化。 

將具備7奈米尖端半導體的設計能力

　　此外，凸版印刷、日立製作所、MIRISE Technologies、理化學研究所也將參與聯合研究。將利用東京大學在研究方面積累的設計經驗。採用軟體領域一般在短時間內反覆試製和改進的「敏捷開發（Agile Development）」方式，設計專用半導體晶片。通過自動化和部分工序的共通化，縮短晶片設計所需的時間。

　　目前，在半導體製造領域，日本企業僅能應對數十奈米左右的産品。Rapidus正致力於開發2奈米的新一代産品，但目前能製造尖端産品的企業僅限於台積電、三星電子、英特爾等數家海外企業。

　　作為發出製造委託的日本企業，無法僅靠1家代工企業應對的情況很多，難以積累設計經驗。隨著企業與大學攜手，在掌握設計技術的同時，可借助集中委託增加數量，使製造變得容易。此外，還有望取得降低每家日本企業在晶片設計方面的成本的效果。